



データ・アキュジション & プロセス・コントロール

PCI-800シリーズ

PCI プラグ & プレイ
デジタルI/Oボード

ユーザマニュアル

PCI-836A/C、848A/C、896A/C、8192A/C

目次

	ページ
1. 概要	
特長	1
アプリケーション	1
キー仕様	1
ソフトウェア・サポート	1
2. インストール	
パッケージ	2
オペレーティングシステム・サポート	2
ハードウェア・インストール	2
ソフトウェアインストール	3
Windows 98/2000/ME	3,4,5
ドライバ・インストール	5,6
Windows NT	7
3. 相互接続	
外部接続とアクセサリ	7
ピン配列	
PCI836A/C-DB37(M) 外部	7
PCI836C-IDC20(M) 内部	7
PCI836C-DB25(M) 外部: ケーブル	7
PCI848/896/192 IDC50(M) 内部	7
PCI848/896/8192 C-バージョンDB25(M) (外部)	8
信号定義	8
ピンの説明	
デジタル入力/出力 (PA0-7、PB0-7、PC0-7)	8
外部トリガー・システム (EXT_TRIG (EXT_TRIG_RET))	8
FREQ_INとFREQ_OUT	8
CLK0-2	8
GATE0-2	8
OUT0-2	8
+5V 電源ピン (+5V)	8
+12V電源ピン (+12V)	8
-12V 電源ピン (-12V)	8
デジタル・グラウンド (DGND)	8
4. プログラミング・ガイド	
EDRエンハンスドAPI	9
デジタル入力/出力	
デジタル入力の読取	9
デジタル出力への書込み	10,11
カウンタ	
初期のカウンタ値の書込み	12
カウンタ値の読取	12
カウンタの設定	13
カウンタ・ゲートの制御	13
プログラミング割込み	
割込みサブシステムの設定	14
割込みの使用可能	14
割込みの使用不可	14
割込みイベント	14

目次

A.仕様	
デジタル入出力特性	15
光絶縁(Cバージョン)	15
カウンタ・タイマ特性(Cバージョン)	15
バスインターフェース	15
必要電源	15
形状	15
コネクタ	15
B.設定コード	
コードの問合せ	16
エラーコード	17
デジタル入出力コード	17
C.カウンタ・モード	
モード0 イベントカウンタ	18
ゲート機能	18
カウント値ロードタイミング	18
カウンティングの間のカウント値の書込み	18
モード1 デジタル・ワンショット	
ゲート機能	18
カウント値ロード・タイミング	18
カウンティングの間のカウント値の書込み	18
モード2 レート生成とリアルタイム・クロック	
ゲート機能	19
カウント値ロード・タイミング	19
カウンティングの間のカウント値の書込み	19
モード3 方形波発生器	
ゲート機能	19
カウント値ロード・タイミング	19
カウンティングの間のカウント値の書込み	19
偶数カウント	19
奇数カウント	19
モード4 ソフトウェア・トリガ・ストローブ	
ゲート機能	20
カウント値ロード・タイミング	20
カウンティングの間のカウント値の書込み	20
モード5 ハードウェア・トリガ・ストローブ	
ゲート機能	20
カウント値ロード・タイミング	20
カウンティングの間のカウント値の書込み	20
D.オーダー情報	21

1

1. 概要

PCI-800シリーズは、32ビットPCIバス・アーキテクチャーで、デジタル入力/出力およびカウンタ/タイマを搭載したデータ・アキュジション・ボードです。これらは、30～192のデジタル入力/出力ラインと3つのカウンタをサポートしています。ボードには、PCI-836、PCI-848、PCI-896およびPCI-8192の4モデルがあります。

特長

PCI800シリーズは、32ビットPCIバス・アーキテクチャーのデジタル入出力とカウンタ・タイマのデータ・アキュジション・ボードです。36～192本のデジタル入出力ラインと3つのカウンタをサポートしています。4つの基本的なモデル、PCI-836、PCI-848、PCI-896とPCI-8192があります。PCI-800シリーズには下記のようなユニークないくつの特長があります：

- 32ビットPCIバス・リビジョン2.2コンプライアント@ 33MHz
- PCIバス 3.3V 互換
- Intel 8255互換デジタルI/Oポート
- Intel 8254互換カウンタ・タイマ
- 光絶縁入力
- プログラム可能な割込み

アプリケーション

PCI800シリーズは、以下のアプリケーションで使用することができます：

- 自動化テスト機器
- TTLコンパチブル・ステータス・モニタリング
- プラント/工場プロセス制御
- パルス・カウント
- 周波数測定
- 周波数生成。
- 任意のTTLコンパチブル装置の制御とモニタリング

キー仕様

- 3,6,12または24x 8ビット・ポート
- 3x 16ビット・カウンタ
- 完全にプログラム可能なデジタル入力/出力システム
- 完全にプログラム可能なカウンタ・タイマ・システム
- 完全にプログラム可能な割込みサポート

ソフトウェア・サポート

PCI800シリーズは、EDRエンハンストによってサポートされて、そして、実例集も添付されています。ソフトウェアは、ハードウェア構成を整えるのを助けてくれます。すばやく複雑なコントロール・アプリケーションを開発するのを簡単にしてくれます。全てのオペレーティングシステム・ドライバー、ユーティリティ、そして、テスト・ソフトウェアは、イーグル・テクノロジー社のCD-ROMに格納されています。最新のドライバーは、また、アムテックのウェブサイトからダウンロードすることができます。

Feature	PCI 836	PCI 848	PCI 896	PCI 8192
デジタル・チャンネル数 - Aバージョン	24	48	96	192
デジタル・チャンネル数 - Cバージョン	40	48	96	192
カウンタ数 - Aバージョン	0	0	0	0
カウンタ数 - Cバージョン	0	3	3	3
8255互換ポート(8ビット)数	3	6	12	24
高電流ポート(16ビット)数 - Cバージョン	1	0	0	0
光絶縁入力数 - Aバージョン	0	0	0	0
光絶縁入力数 - Cバージョン	1	1	1	1
割込みソース数 - Aバージョン	0	0	0	0
割込みソース数 - Cバージョン	3	10	10	10

2

2. インストール

この章は、インストールする方法を記述しており、最初にPCI-730を設定します。最小のコンフィギュレーションは、必要です。ほとんどすべての設定は、ソフトウェアを通してされます。オペレーティングシステムは、全てのリソース割当を処理するでしょう。

パッケージ

PCI-シリーズ・パッケージは、以下のものを含んでいます：

- PCI-800シリーズ・ボード
- ソフトウェアCD-ROM

オペレーティングシステム・サポート

PCI-800シリーズは、Windows NT および Windows Driver Models (WDM) ドライバー・タイプをサポートしています。サポート・オペレーティングシステムを下記のとおりです。

ボード・タイプ	バージョン	オペレーティング・システム	ドライバー・タイプ
PCI836A/C	Revision 1	Windows NT/2000/98/ME	NT システム, WDM PnP
PCI848A/C	Revision 1	Windows NT/2000/98/ME	NT システム, WDM PnP
PCI896A/C	Revision 1	Windows NT/2000/98/ME	NT システム, WDM PnP
PCI8192A/C	Revision 1	Windows NT/2000/98/ME	NT システム, WDM PnP

テーブル2-1 オペレーティングシステム・サポート

ハードウェア・インストール

このセクションは、コンピューターにPCIボードをインストールする方法を記載します。

コンピューターの電源スイッチを切り、電源ソケットからコードを抜きます。

注意

全ての電源コードを抜かないと、危険な条件が起こることがありますの必ず実行して下さい

PCのカバーを取り除きます

任意の空いているPCIスロットと挿入するPCIボードを選択します

ボードをPCIソケットに取付て確実に装着されていることを確認します、そして締ネジで固定します

PCのカバーを取付ます

全ての電源コードを再接続して、電源を入れます。

これでハードウェアのインストールは、終了です

ソフトウェア・インストール

Windows 98/2000/ME/XP

Windows98/2000/ME/XPデバイスドライバをインストールすることは、非常に簡単な作業です。Windowsのプラグ・アンド・プレイにより自動的にインストールされるとすぐに、PCIボードを検出します。セットアップは、必要ありません。単にデバイスドライバをWindowsにインストールするだけです。

Windowsが新しいハードウェアを検出するまで、待ちます。




“Search for a suitable driver for my device...”を選択して次に進んで下さい



“Specify a location”が選択されたことを確認して次に進んで下さい



イーグル社のCD-ROM上でPCI836.infファイルを選択します



ドライバーは、<CDROM>にあります。¥EDRE¥DRIVERS¥WDM¥PCI730ディレクトリ



見つけて"Next"を選択します




続けて"Next"を選択します



終了したらコンピュータを再起動します

デバイスマネージャを開いてドライバーがインストールされているかどうかを確認して下さい

最初に、ドライバーがデバイスマネージャを開けることによってきちんと働いていることを確認します
ボードが認識されていれば、イーグル社のデータ・アキュジション・リスト下でチェックします
次ページの画像を参照して下さい



明確に、PCIデバイスがリストされてきちんと確認することができます
さらに、制御パネルとそれからEagleDAQフォルダをオープンします。このダイアログは、全てのインストールされたハードウェアをリスト表示されなければなりません。このダイアログ上でボードのプロパティを確認します。



インストールの最初の部分は、完了しEDRエンハンスド・ソフトウェア開発キットをインストールする準備ができています

イーグルCD-ROM上で見いだされた "edreapi.exe" を実行して画面の指示に従います

Windows NT

Windows NTは、任意のカスタム・セットアップ手順を必要としません。Windows NTドライバーは、プラグ・アンド・プレイをサポートしていません。Windows 2000は、新しいデバイスを検出すると、デフォルトのドライバーまたはいわゆる記入子をインストールします。これは、プラグ・アンド・プレイ管理者のデバイスを使用不可にするでしょう。

Windows NT用のドライバーをインストールするために、イーグルCD-ROM上の "edrewinnt.exe" を実行します。デバイスドライバーが自動的にインストールされます。全て実行した後、コンピューターを再起動します。インストールが、成功しているかどうかを確認するために、制御パネルのEagleDAQフォルダを開いてチェックします。

3

3. 相互接続

PCI800シリーズは、デジタル入出力とカウンタ・タイマー用のコネクタを装備しています。PCI800ボードは、DB37、IDC20、IDC50とDB25コネクタを使用します。

外部接続およびアクセサリ

PCI800ボードのバージョンに依存することにより、コネクタの種類が異なります。ボードの個々のタイプに対して基準として右記のテーブルを参照して下さい。

テーブル 3-1 PCI-800使用コネクタ本数

ボード・タイプ	DB37(M) 外部	IDC20 内部	IDC50 内部	DB25(M) External
PCI-836A	1	0	0	0
PCI-836C	1	1	0	0
PCI-848A	0	0	2	0
PCI-848C	0	0	2	1
PCI-896A	0	0	4	0
PCI-896C	0	0	4	1
PCI-8192A	0	0	8	1
PCI-8192C	0	0	8	0

ピン配列

PCI-836A/C-DB37(オス)外部

下のテーブルは、PCI836AとCに使用するDB37(M)コネクタ用のピン配置を示します。

ピン	名前	ピン	名前
1	+12V_ヒューズ付	20	PC3
2	+5V_ヒューズ付	21	PC2
3	デジタル・グランド	22	PC1
4	PA0	23	PC0
5	PA1	24	PC4
6	PA2	25	PC5
7	PA3	26	PC6
8	PA4	27	PC7
9	PA5	28	デジタル・グランド
10	PA6	29	デジタル・グランド
11	PA7	30	デジタル・グランド
12	PB0	31	デジタル・グランド
13	PB1	32	デジタル・グランド
14	PB2	33	外部トリガー
15	PB3	34	外部トリガー_RET
16	PB4	35	-12V_ヒューズ付
17	PB5	36	使用せず
18	PB6	37	デジタル・グランド
19	PB7		

テーブル 3-2 PCI-836C外部コネクタ-D B37(M)

PCI-836C-DB25(オス)外部～ケーブル

下のテーブルは、PCI836Cの内部リボンケーブルに接続するDB25(M)コネクタのピン配置を示します。

ピン	名前	ピン	名前
1	DO0	14	DO1
2	DO2	15	DO3
3	DO4	16	DO5
4	DO6	17	DO7
5	DO8	18	DO9
6	DO10	19	DO11
7	DO12	20	DO13
8	DO14	21	DO15
9	デジタル・グランド	22	デジタル・グランド
10	+5V_ヒューズ付	23	+5V_ヒューズ付
11	使用せず	24	使用せず
12	使用せず	25	使用せず
13	使用せず		

テーブル 3-4 PCI-836C外部コネクタ～内部ケーブル-D B25(M)

PCI-836A/C-IDC20(オス)内部

下のテーブルは、PCI836AとCに使用するIDC20(M)コネクタ用のピン配置を示します。

ピン	名前	ピン	名前
1	DO0	2	DO1
3	DO2	4	DO3
5	DO4	6	DO5
7	DO6	8	DO7
9	DO8	10	DO9
11	DO10	12	DO11
13	DO12	14	DO13
15	DO14	16	DO15
17	デジタル・グランド	18	デジタル・グランド
19	+5V_ヒューズ付	20	+5V_ヒューズ付

テーブル 3-3 PCI-836A/C内部コネクタ-IDC20(M)

PCI-848/896/8192-IDC50(オス)内部

下のテーブルは、PCI848/896/8192のAとCに使用するIDC50(M)コネクタ用のピン配置を示します。

ピン	名前	ピン	名前
1	PC7	2	デジタル・グランド
3	PC6	4	デジタル・グランド
5	PC5	6	デジタル・グランド
7	PC4	8	デジタル・グランド
9	PC3	10	デジタル・グランド
11	PC2	12	デジタル・グランド
13	PC1	14	デジタル・グランド
15	PC0	16	デジタル・グランド
17	PB7	18	デジタル・グランド
19	PB6	20	デジタル・グランド
21	PB5	22	デジタル・グランド
23	PB4	24	デジタル・グランド
25	PB3	26	デジタル・グランド
27	PB2	28	デジタル・グランド
29	PB1	30	デジタル・グランド
31	PB0	32	デジタル・グランド
33	PA7	34	デジタル・グランド
35	PA6	36	デジタル・グランド
37	PA5	38	デジタル・グランド
39	PA4	40	デジタル・グランド
41	PA3	42	デジタル・グランド
43	PA2	44	デジタル・グランド
45	PA1	46	デジタル・グランド
47	PA0	48	デジタル・グランド
49	+5V_ヒューズ付	50	デジタル・グランド

テーブル 3-5 PCI-848/896/8192 IDC(M)コネクタ

PCI-848C/896C/8192C-DB25(オス)外部

下のテーブルは、PCI-848C/896C/8192Cに使用するDB25(M)コネクタ用のピン配置を示します。

ピン	名前	ピン	名前
1	+12V_ヒューズ付	14	使用せず
2	-12V_Fヒューズ付	15	使用せず
3	使用せず	16	使用せず
4	クロック0	17	使用せず
5	外部ゲート0	18	カウンタ出力0
6	カウンタ出力2	19	クロック2
7	クロック1	20	外部ゲート2
8	カウンタ出力1	21	外部ゲート1
9	デジタル・グランド	22	使用せず
10	+5V_ヒューズ付	23	使用せず
11	使用せず	24	リターン外部トリガー
12	外部トリガー	25	外部周波数入力
13	周波数出力		

テーブル 3-6 PCI-848C/896C/8192C外部コネクタ-DB25(M)

信号定義

Signal	Description
PA0-7	8255 PPI Port A
PB0-7	8255 PPI Port B
PC0-7	8255 PPI Port C
EXT_TRIG	光絶縁への外部トリガー
EXT_TRIG_RET	光絶縁からのリターン外部トリガー
DGND	デジタル・グランド
+5V_FUSED	ヒューズ付 +5V 電源ライン (PCI-848C, PCI-896C, PCI-8192C- 最大 200mA, PCI-836- 最大 1.5A).
+12V_FUSED	ヒューズ付 +12V 電源ライン (電源ライン 200mA).
-12V_FUSED	ヒューズ付 -12V 電源ライン (最大 200mA)
CLK0-2	外部クロック入力

GATE0-2	外部ゲート
OUT0-2	カウンタ出力
FREQ_OUT	周波数スケラからの周波数出力
FREQ_IN	外部周波数入力
NC	使用せず

テーブル 3-7 信号定義

ピン概要

デジタル入力/出力 (PA0-7、PB0-7、PC0-7)

これらのラインは、8255PPIの3つのポートに接続されています。個々のポートは、入力または出力として設定することができます。

外部トリガー・システム (EXT_TRIG (EXT_TRIG_RET))

外部トリガーは、光学的に絶縁されたデジタル・ラインです、それは、ソフトウェアから読取ることができて、割り込みをトリガーすることができます。これは、C-モデルにのみ有効です。

FREQ_INとFREQ_OUT

これらのピンは、周波数スケラに関連があります。出力は、直接スケラから来ます。入力、搭載されたクリスタル以外のソースから、周波数スケラをドライブするために使用することができます。これは、ソフトウェアで選択可能。

CLK0-2

外部クロック入力。
クロック・ソースは、ジャンパーで選択可能。

GATE0-2

外部ゲート入力。
ゲート・ソースは、ジャンパーで選択可能。

OUT0-2

個々のカウンタ・タイマーの出力。

+5V 電源ピン (+5V)

ヒューズ付の+5V電源ピン。

+12V 電源ピン (+12V)

ヒューズ付の+12V電源ピン。

-12V 電源ピン (-12V)

ヒューズ付の-12V電源ピン。

デジタル・グランド (DGND)

全てのデジタル・グランド信号は、このピンに接続されていなければなりません。

デジタル出力への書込み.....
 シングル呼出しは、デジタルI/Oポートに書き込むのに必要です。

API-呼出し :

Long EDRE_DioWrite(ulong Sn, ulong Port, ulong Value)

シリアル・ナンバー、ポートと値は、関数の呼出しによってパスさせなければなりません。リターンコードは、任意のエラーが発生したかどうかを知らせます。

ActiveX呼出し :

Long EDREDioX.Write(long Por, ulong Value)

書き込まれるポート番号と値は、パスされる必要があり、そして返される値は、エラーまたは値読取りを保持します。値がネガティブであれば、エラーの発生です。

ポート	PPI 番号	割当て 番号	ビット幅	概要
PCI-836A				
A	0	0	8 ビット	ポート A
B	0	1	8 ビット	ポート B
C	0	2	8 ビット	ポート C
PCI-836C				
A	0	0	8 ビット	ポート A
B	0	1	8 ビット	ポート B
C	0	2	8 ビット	ポート C
D	NONE	3	16 ビット	高電流出力ポート
Opto	0	4	1 ビット	光絶縁外部トリガー ライン
PCI-848A				
0A	0	0	8 ビット	ポート A
0B	0	1	8 ビット	ポート B
0C	0	2	8 ビット	ポート C
1A	1	3	8 ビット	ポート A
1B	1	4	8 ビット	ポート B
1C	1	5	8 ビット	ポート C
PCI-848C				
0A	0	0	8 ビット	ポート A
0B	0	1	8 ビット	ポート B
0C	0	2	8 ビット	ポート C
1A	1	3	8 ビット	ポート A
1B	1	4	8 ビット	ポート B
1C	1	5	8 ビット	ポート C
Opto	NONE	6	1 ビット	光絶縁外部トリガー ライン
PCI-896A				
0A	0	0	8 ビット	ポート A
0B	0	1	8 ビット	ポート B
0C	0	2	8 ビット	ポート C
1A	1	3	8 ビット	ポート A
1B	1	4	8 ビット	ポート B
1C	1	5	8 ビット	ポート C

テーブル4-1 割当ポート

続き

2A	2	6	8ビット	ポートA
2B	2	7	8ビット	ポートB
2C	2	8	8ビット	ポートC
3A	3	9	8ビット	ポートA
3B	3	10	8ビット	ポートB
3C	3	11	8ビット	ポートC
PCI-896C				
0A	0	0	8ビット	ポートA
0B	0	1	8ビット	ポートB
0C	0	2	8ビット	ポートC
1A	1	3	8ビット	ポートA
1B	1	4	8ビット	ポートB
1C	1	5	8ビット	ポートC
2A	2	6	8ビット	ポートA
2B	2	7	8ビット	ポートB
2C	2	8	8ビット	ポートC
3A	3	9	8ビット	ポートA
3B	3	10	8ビット	ポートB
3C	3	11	8ビット	ポートC
Opto	NONE	12	1ビット	光絶縁外部トリガーライン
PCI-8192A				
0A	0	0	8ビット	ポートA
0B	0	1	8ビット	ポートB
0C	0	2	8ビット	ポートC
1A	1	3	8ビット	ポートA
1B	1	4	8ビット	ポートB
1C	1	5	8ビット	ポートC
2A	2	6	8ビット	ポートA
2B	2	7	8ビット	ポートB
2C	2	8	8ビット	ポートC
3A	3	9	8ビット	ポートA
3B	3	10	8ビット	ポートB
3C	3	11	8ビット	ポートC
4A	4	12	8ビット	ポートA
4B	4	13	8ビット	ポートB
4C	4	14	8ビット	ポートC
5A	5	15	8ビット	ポートA
5B	5	16	8ビット	ポートB
5C	5	17	8ビット	ポートC
6A	6	18	8ビット	ポートA
6B	6	19	8ビット	ポートB
6C	6	20	8ビット	ポートC
7A	7	21	8ビット	ポートA
7B	7	22	8ビット	ポートB
7C	7	23	8ビット	ポートC
PCI-8192C				
0A	0	0	8ビット	ポートA
0B	0	1	8ビット	ポートB
0C	0	2	8ビット	ポートC
1A	1	3	8ビット	ポートA
1B	1	4	8ビット	ポートB
1C	1	5	8ビット	ポートC
2A	2	6	8ビット	ポートA
2B	2	7	8ビット	ポートB
2C	2	8	8ビット	ポートC
3A	3	9	8ビット	ポートA
3B	3	10	8ビット	ポートB
3C	3	11	8ビット	ポートC
4A	4	12	8ビット	ポートA
4B	4	13	8ビット	ポートB
4C	4	14	8ビット	ポートC
5A	5	15	8ビット	ポートA
5B	5	16	8ビット	ポートB
5C	5	17	8ビット	ポートC
6A	6	18	8ビット	ポートA
6B	6	19	8ビット	ポートB
6C	6	20	8ビット	ポートC
7A	7	21	8ビット	ポートA
7B	7	22	8ビット	ポートB
7C	7	23	8ビット	ポートC
Opto	NONE	24	1ビット	光絶縁外部トリガーライン


テーブル4-1 割当ポート

カウンタ/タイマ

カウンター・サブシステムは、書込み、設定機能によってサポートされてゲートを制御しています。PCI-818C、896Cおよび8192Cは、カウンタ・タイマがサポートされています3つのカウンターと1つの周波数発生器があります。カウンターとそれらの割り当てられた数の関係を示す下記のテーブルを参照。

カウンタ	割当番号	概要
CT0	0	カウンタ 0
CT1	1	カウンタ 1
CT2	2	カウンタ 2
FREQ	3	周波数スケラ

テーブル4-2 カウンタ割当



初期のカウンター値の書き込み.....
 シングル呼出しは、カウンターの初期ロード値を書き込むために必要です。

API-呼出し :

Long EDRE_CTWrite(ulong Sn, ulong Ct, ulong Value)

シリアル・ナンバー、カウンター・ナンバーと値は、関数の呼出しによってパスさせなければなりません。リターンコードは、任意のエラーが発生したかどうかを知らせます。

ActiveX呼出し :

Long EDRECTX.Write(long Port, ulong Value)

ポート番号と書き込まれる値は、パスさせる必要があり、返される値はエラーまたは値読取りを保持します。値がネガティブであれば、エラーの発生です。

カウンタ	割当番号	分解能
CT1	0	16ビット
CT2	1	16ビット
CT3	2	16ビット
FREQ	3	8ビット

テーブル4-3 カウンタ分解能

カウンター値の読取.....
 シングル呼出しは、カウンターを読みとるために必要です。

API-呼出し :

Long EDRE_CTRead(ulong Sn, ulong Ct, pulng Value)

シリアル・ナンバー、カウンター・ナンバーと参照パラメーターは、関数の呼出しによってパスされなければなりません。リターンコードは任意のエラーが発生したかどうかを知らせます。

ActiveX呼出し :

Long EDRECTX.Read(long Port)

カウンター・ナンバーは、関数の呼出しによってパスされなければなりません。リターンコードが、ネガティブであれば、それはエラーが発生したことを意味します、さもなければ、それはカウンターからの値読取りになります。

カウンタ	概要	分解能
CT0	カウンタ 0	16ビット
CT1	カウンタ 1	16ビット
CT2	カウンタ 2	16ビット
CT3	周波数スケラ	サポートされない

テーブル4-4 カウンタ分解能

カウンタの設定.....

シングル呼出しは、カウンタを設定するために必要です。

API-呼出し :

Long EDRE_CTConfig(ulng Sn, ulng Ct, ulng Mode, ulng Type, ulng ClkSrc, ulng GateSrc)

シリアル・ナンバー、カウンタ・ナンバー、モード、タイプ、クロック・ソースとソースが必要であるゲートは、カウンタの設定を指定します。リターンコードは、任意のエラーが発生したかどうかを知らせます。

ActiveX呼出し :

Long EDRECTX.Configure(long ct, long mode, long type, ulng source, ulng gate)

カウンタ・ナンバー、モード、タイプ、クロック・ソースとソースが必要であるゲートは、カウンタの設定を指定します。リターンコードは、任意のエラーが発生したかどうかを知らせます。

カウンタ・モード、クロック・ソースと型引数だけは、PCI-800シリーズに使用されます。下のテーブルは、個々のパラメータ用のオプションを示します。

パラメータ	概要										
Sn	製造番号										
Ct	カウンタ番号 0:カウンタ1 1:カウンタ2 2:カウンタ3 3:周波数スケアラ										
モード	<table border="1"> <thead> <tr> <th>カウンタ</th> <th>モード</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>82c54モード 82c54 データシート参照</td> </tr> <tr> <td>1</td> <td>82c54モード 82c54 データシート参照</td> </tr> <tr> <td>2</td> <td>82c54モード 82c54 データシート参照</td> </tr> <tr> <td>3</td> <td>0:パルスモード:各ターミナルカウントのパルス 1:トグル・モード:各ターミナルカウントの変化状態</td> </tr> </tbody> </table>	カウンタ	モード	0	82c54モード 82c54 データシート参照	1	82c54モード 82c54 データシート参照	2	82c54モード 82c54 データシート参照	3	0:パルスモード:各ターミナルカウントのパルス 1:トグル・モード:各ターミナルカウントの変化状態
カウンタ	モード										
0	82c54モード 82c54 データシート参照										
1	82c54モード 82c54 データシート参照										
2	82c54モード 82c54 データシート参照										
3	0:パルスモード:各ターミナルカウントのパルス 1:トグル・モード:各ターミナルカウントの変化状態										
タイプ	<table border="1"> <thead> <tr> <th>カウンタ</th> <th>タイプ</th> </tr> </thead> <tbody> <tr> <td>0-2</td> <td>0:バイナリー・カウント(16-ビット) 1:二進化十進コード(BCD) 4 デイケード</td> </tr> <tr> <td>3</td> <td>サポートされません</td> </tr> </tbody> </table>	カウンタ	タイプ	0-2	0:バイナリー・カウント(16-ビット) 1:二進化十進コード(BCD) 4 デイケード	3	サポートされません				
カウンタ	タイプ										
0-2	0:バイナリー・カウント(16-ビット) 1:二進化十進コード(BCD) 4 デイケード										
3	サポートされません										
ソース	0:内部(8MHz) 1:外部(外部コネクタ) 周波数スケアラのみによりサポート										
ゲート	使用せず										

テーブル4-5 カウンタ設定

カウンタ・ゲートの制御.....

シングル呼出しは、カウンタ・ゲートのセットアップ/コントロールに必要です。この関数呼出しは、周波数発生器(カウンタ3)に対しては無効です。カウンタ3は、ゲートを持っていません。サポートされていれば、カウンタ0-2用のゲートとクロック・ソースはPCI800ボード上でジャンパーを通して選択されます。

API-呼出し :

Long EDRE_CTSofGate(ulng Sn, ulng Ct, ulng Gate)

シリアルナンバー、カウンタ・ナンバーとゲートは、カウンタのゲートを制御するために必要です。リターンコードは、任意のエラーが発生したかどうかを知らせます。

ActiveX呼出し :

Long EDRECTX.SofGate(ulng Sn, ulng Ct, ulng Gate)

カウンタ・ナンバーとモードは、カウンタのゲートを制御するために必要です。リターンコードは、任意のエラーが発生したかどうかを知らせます。

これらの値は、ゲート・ソースとして許容できます。

値	概要
0	使用不可ゲート
1	使用可能ゲート

テーブル4-6 ゲート設定

プログラミング割込み.....

PCI-800シリーズは、異なるソースから割込みを生成することができます。そして、それはデジタル入力とカウンターを含んでいます。割込みは、フル・プログラマブルでソフトウェアを通して設定を行い使用可能にそして使用不可にしたりすることができます。

警告！

Windowsが提供するものより速い割込みを生成することは簡易なので、割込みサブシステムをプログラムする時は、注意して下さい。動作しなくなりますので、10kHzより速いインターラプトを生成しないようにして下さい。これは、トータルで、各ソースに対して10kHzではないことを覚えていて下さい。任意のステージでそれがまだ前の割込みに対してビジー状態であれば、PCI730割込みサービスルーチンは、サービス作業割込みを止めて次のものが生成されます。

割込みサブシステムの設定.....

シングル呼出しは、割込みサブシステムを設定するために必要です。

API呼出し：

Long EDREIntX.IntConfigure(long Source, long Mode, long Type)

パラメータ	タイプ	概要																																	
ソース	long	<table border="1"> <thead> <tr> <th>ソース</th> <th>PCI-836C</th> <th>PCI-848C PCI-896C PCI-8192C</th> </tr> </thead> <tbody> <tr><td>0</td><td>ポートC ライン 0</td><td>PPI 0 ポートA ライン 0</td></tr> <tr><td>1</td><td>ポートC ライン 4</td><td>PPI 0 ポートA ライン 1</td></tr> <tr><td>2</td><td>光絶縁</td><td>PPI 0 ポートA ライン 2</td></tr> <tr><td>3</td><td>NONE</td><td>PPI 0 ポートA ライン 3</td></tr> <tr><td>4</td><td>NONE</td><td>PPI 0 ポートA ライン 4</td></tr> <tr><td>5</td><td>NONE</td><td>PPI 0 ポートA ライン 5</td></tr> <tr><td>6</td><td>NONE</td><td>PPI 0 ポートA ライン 6</td></tr> <tr><td>7</td><td>NONE</td><td>PPI 0 ポートA ライン 7</td></tr> <tr><td>8</td><td>NONE</td><td>カウンタ 0 出力</td></tr> <tr><td>9</td><td>NONE</td><td>カウンタ 1 出力</td></tr> </tbody> </table>	ソース	PCI-836C	PCI-848C PCI-896C PCI-8192C	0	ポートC ライン 0	PPI 0 ポートA ライン 0	1	ポートC ライン 4	PPI 0 ポートA ライン 1	2	光絶縁	PPI 0 ポートA ライン 2	3	NONE	PPI 0 ポートA ライン 3	4	NONE	PPI 0 ポートA ライン 4	5	NONE	PPI 0 ポートA ライン 5	6	NONE	PPI 0 ポートA ライン 6	7	NONE	PPI 0 ポートA ライン 7	8	NONE	カウンタ 0 出力	9	NONE	カウンタ 1 出力
ソース	PCI-836C	PCI-848C PCI-896C PCI-8192C																																	
0	ポートC ライン 0	PPI 0 ポートA ライン 0																																	
1	ポートC ライン 4	PPI 0 ポートA ライン 1																																	
2	光絶縁	PPI 0 ポートA ライン 2																																	
3	NONE	PPI 0 ポートA ライン 3																																	
4	NONE	PPI 0 ポートA ライン 4																																	
5	NONE	PPI 0 ポートA ライン 5																																	
6	NONE	PPI 0 ポートA ライン 6																																	
7	NONE	PPI 0 ポートA ライン 7																																	
8	NONE	カウンタ 0 出力																																	
9	NONE	カウンタ 1 出力																																	
モード	long	ソースの使用不可または可能 0：使用不可 1：使用可能																																	
タイプ	long	割込みに対するトリガー・タイプの設定 <table border="1"> <thead> <tr> <th>No</th> <th>概要</th> </tr> </thead> <tbody> <tr><td>0</td><td>立上りエッジ</td></tr> <tr><td>1</td><td>立下りエッジ</td></tr> </tbody> </table>	No	概要	0	立上りエッジ	1	立下りエッジ																											
No	概要																																		
0	立上りエッジ																																		
1	立下りエッジ																																		
リターン	Long	このパラメータは、エラーコード・リターンを含んでいます。 もし"=0"であればエラーは発生していません。																																	

テーブル4-7 EDREIntX設定パラメータ

割込み可能.....

シングル呼出しは、割込みサブシステムを可能にするために必要です。これは、また、PCI-800のグローバル割込みを可能にしてそれをPCIバスに接続します。

ActiveX呼出し：

Long EDREIntX.Enable)

リターン・エラーコードは、呼出しのステータスが含まれています。

割込みの使用不可.....

シングル呼出しは、割込みサブシステムを使用不可にするために必要です。

ActiveX呼出し：

Long EDREIntX.Disable

リターン・エラーコードは、呼出しのステータスが含まれています。

割込みイベント.....

割込みが可能になれば、イベントは個々の割込み上で起こるでしょう。割込み制御の割込みイベントは、トリガーされるでしょう。割込みソースは、また、イベントハンドラにパスされるでしょう。

ActiveX呼出し：

Interrupt(long Source)


ソースは、PCI-800デバイスの割込み状態レジスタから値を読取ります。ソースは、バイナリーです。下記のテーブルを参照。

ソース	実原始
1	0
2	1
4	2

ソース	実原始
8	3
16	4
32	5

ソース	実原始
64	6
128	7
256	8
512	9

テーブル4-8 イベント・ソース



A. 仕様

デジタル入力/出力特性

デジタルCH数:

モデル	DIO チャンネル	光絶縁 チャンネル	高電流
PCI 836A	24	0	0
PCI 836C	24	1	16
PCI 848A	48	0	0
PCI 848C	48	1	0
PCI 896A	96	0	0
PCI 896C	96	1	0
PCI 8192A	192	0	0
PCI 8192C	192	1	0

互換性:TTL

DC特性-PPI8255互換ポート

レベル	最小	最大
入力ロー電圧	-0.5V	0.8V
入力ハイ電圧	2.0V	5.0V
出力ハイ電圧	2.4V	
出力ロー電圧		0.45V
出力電流		2mA

DC特性-高電流ポート(PCI-836C)

レベル	最小	最大
出力ハイ電圧		5V
出力ロー電圧	0V	
出力電流		20mA

グループCH数:

モデル	PPI チャンネル	光絶縁 チャンネル	高電流
PCI 836A	3	0	0
PCI 836C	3	1	1
PCI 848A	6	0	0
PCI 848C	6	1	0
PCI 896A	12	0	0
PCI 896C	12	1	0
PCI 8192A	24	0	0
PCI 8192C	24	1	0

光絶縁 (Cバージョン)

入力特性:

特性	概要
ライン数	1
互換	TTL/アナログ
入力ハイ電圧-ロジック1	3.1V ~ 28V
入力ロー電圧-ロジック0	0V ~ 3V
オン電流	10 mA
最大順方向電流	50 mA

カウンタ・タイマ特性 (Cバージョン)

CH数:	3独立カウンタ
分解能:	16ビット
互換:	82C54/TTL
クロック・ソース:	ジャンパ選択 1、ソフトウェア制御 2、外部
ゲート・ソース:	ジャンパ選択 1、ソフトウェア制御 2、外部
割込ソース:	ターミナル・カウント上でカウンタ0、1

I/O特性:

レベル	最小	最大
入力ロー電圧	0V	0.8V
入力ハイ電圧	2.0V	5.25V
ローレベル入力電流		-100 uA
ハイレベル入力電流		100 uA
出力ハイ電圧	2.4V	
出力ロー電圧		0.6V
ローレベル出力電流		-24 mA
ハイレベル出力電流		4 mA

バス・インターフェース

バス・タイプ:	IBM PCI互換 レビジョン2.2コンプライアント
コントローラ:	スレーブ
電圧:	3.3Vまたは5V

必要電源

仕様	PCI-836A/C	PCI-848A/C	PCI-896A/C	PCI-8192A/C
+5V 内部:	350mA	400mA	450mA	500mA
+5V 外部(DB37):	1.5Aヒューズ付	X	X	X
+5V 内部(ID C 20項電流ポート):	200mA	X	X	X
+5V 外部(IDC50):	X	200mA	200mA	200mA
+5V 外部(DB25&DB37):	X	200mA	200mA	200mA
+12V 外部(DB25):	200mA	200mA	200mA	200mA

形状

PCI-836A/C:	122mm x 82mm
PCI-848A/C:	161mm x 105mm
PCI-896A/C:	208mm x 105mm
PCI-8192A/C:	302mm x 105mm

コネクタ

PCI-836A:	DB37(M)外部
PCI-836C:	DB37(M)外部 & IDC20(M)内部
PCI-848A:	2 x IDC50(M)内部
PCI-848C:	2 x IDC50(M)内部 & DB25(M)外部
PCI-896A:	4 x IDC50(M)内部
PCI-896C:	4 x IDC50(M)内部 & DB25(M)外部
PCI-8192A:	8 x IDC50(M)内部
PCI-8192C:	8 x IDC50(M)内部 & DB25(M)外部

B

B. 設定パラメータ

問合せコード


名前	値	概要
APIMAJOR	1	EDRE APIメジャー・バージョン番号の問合せ
APIMINOR	2	EDRE APIマイナー・バージョン番号の問合せ
APIBUILD	3	EDRE APIバージョン番号の問合せ
APIO	4	EDRE API OSタイプの問合せ
APINUMDEV	5	インストール・デバイス数の問合せ
BRDTYPE	10	ボード・タイプの問合せ
BRDREV	11	ボード・リビジョンの問合せ
BRDYEAR	12	ボードの製造年の問合せ
BRDMONTH	13	ボードの製造月の問合せ
BRDDAY	14	ボード製造日の問合せ
BRDSERIALNO	15	ボード製造番号の問合せ
DRVMAJOR	20	ボード・メジャー・バージョン番号の問合せ
DRVMINOR	21	ボード・マイナー・バージョン番号の問合せ
DRVBUILD	22	ボード構築バージョン番号の問合せ
ADNUMCHAN	100	ADCチャンネル数の問合せ
ADNUMSH	101	サンプル&ホールド・チャンネル数の問合せ
ADMAXFREQ	102	最大サンプリング周波数の問合せ
ADBUSY	103	ADCシステムが、使用中かどうかをチェック
ADFIFOSIZE	104	ADCハードウェアFIFOサイズの取得
ADFIFOOVER	105	FIFOオーバーラン条件に対するチェック
ADBUFFSIZE	106	ソフトウェア・バッファサイズのチェック
ADBUFFOVER	107	環状バッファ・オーバーランに対するチェック
ADBUFFALLO	108	ソフトウェアバッファが割り当てられているかどうかをチェック
ADUNREAD	109	設定サンプル数の取得
ADEXTCLK	110	外部クロック回路のステータスの取得
ADEXTTRIG	111	PCI30FG.
ADBURST	112	外部トリガー・ラインのステータスの取得
ADRANGE	113	PCI30FG.
DANUMCHAN	200	バーストモードが使用可能かどうかをチェック
DAMAXFREQ	201	ADCレンジの取得
DABUSY	202	DACチャンネル数の問合せ
DAFIFOSZ	203	最大DAC出力周波数の問合せ
CTNUM	300	DACシステムが使用中かどうかをチェック
CTBUSY	301	DAC FIFOサイズの取得
DIONUMPORT	400	カウンタータイマー・チャンネル数の取得
DIOQRYPORT	401	カウンタータイマー・システムが、使用中かどうかをチェック
DIOPORTWIDTH	402	デジタルI/Oポート数の問合せ
INTNUMSRC	500	許容特定ポートの問合せ
INTSTATUS	501	特定ポート幅の取得
INTBUSCONNECT	502	インターラプト・ソース数の問合せ
INTISAVAILABLE	503	割り込みシステムのステータスの問合せ
INTNUMTRIG	504	バスに割り込みシステムを接続
		割り込みが有効かどうかをチェック
		割り込み回数のチェック

エラーコード

名前	値	概要
EDRE_OK	0	関数成功
EDRE_FAIL	-1	関数呼出の失敗
EDRE_BAD_FN	-2	無効関数呼出し
EDRE_BAD_SN	-3	無効なシリアル・ナンバー
EDRE_BAD_DEVICE	-4	無効なデバイス
EDRE_BAD_OS	-5	オペレーティング・システムによりサポートされない関数
EDRE_EVENT_FAILED	-6	イベント待ちの失敗
EDRE_EVENT_TIMEOUT	-7	イベント・タイム・アウト
EDRE_INT_SET	-8	使用中のインターラプト
EDRE_DA_BAD_RANGE	-9	レンジのDAC値出力
EDRE_AD_BAD_CHANLIST	-10	レンジのチャンネル・リスト・サイズ出力
EDRE_BAD_FREQUENCY	-11	レンジの周波数出力
EDRE_BAD_BUFFER_SIZE	-12	誤ってサイズ設定されるバッファによるパスされるデータ
EDRE_BAD_PORT	-13	レンジのポート値出力。
EDRE_BAD_PARAMETER	-14	指定された無効パラメーター値
EDRE_BUSY	-15	システム・ビジー
EDRE_IO_FAIL	-16	I/Oコールの失敗
EDRE_BAD_ADGAIN	-17	レンジのADCゲイン出力
EDRE_BAD_QUERY	-18	サポートされないクエリー値
EDRE_BAD_CHAN	-19	レンジのチャンネル番号出力
EDRE_BAD_VALUE	-20	レンジの出力を指定した構成値
EDRE_BAD_CT	-21	レンジのカウンタータイム・チャンネル出力
EDRE_BAD_CHANLIST	-22	無効チャンネル・リスト
EDRE_BAD_CONFIG	-23	無効構成
EDRE_BAD_MODE	-24	有効でないモード
EDRE_HW_ERROR	-25	ハードウェアエラーの発生
EDRE_HW_BUSY	-26	ハードウェア・ビジー
EDRE_BAD_BUFFER	-27	無効バッファ
EDRE_REG_ERROR	-28	レジストリ・エラーの発生
EDRE_OUT_RES	-29	リソースの出力
EDRE_IO_PENDING	-30	I/O完了の待機

デジタルI/Oコード

名前	値	概要
DIOOUT	0	ポート:1出力
DIOIN	1	ポート:1入力
DIOINOROUT	2	ポートを入力または出力として設定可能
DIOINANDOUT	3	ポート:1入力&1出力



C. カウンタ・モード

モード0—イベントカウンタ：

出力操作：

設定後、出力はローレベルです。カウント値は、最初のクロックパルス上でロードされます。カウンタが0になるまで、出力はローレベルです。

ゲート機能：

ハイレベルは、カウントを使用可能にして、ローレベルは、カウントを使用不可にします。ゲートは、出力を有効にしません。

カウント値ロードタイミング：


カウント値は、クロックパルスの最初の立下りエッジでロードされます。最初のクロックパルスは、カウント値を減らしません。このように、(N+1)のあと出力は、ハイレベルになります。

カウンティング間のカウント値の書込み：

カウント値書込みは、2バイトのプロセスです。最初のバイトが書き込まれた後、カウンタは、止まります。この後、出力は、ローレベルになります。次のバイトが書き込まれた後、カウント値は再びロードされ、N+1クロックの後、出力は、ハイレベルになります。

ゲート信号がローレベルのとき、カウント値の書込み：

ゲートが、再びハイレベルになった後、カウント値は最初のクロックにより書込まれるだけです。



図C-1カウンタ・タイマ・モード0

モード1 デジタル・ワンショット：

出力操作：

設定後、出力はローレベルです。

カウンタが0になるまで、出力はローレベルです。カウント値は、ゲート・トリガの後、ロードされます。一旦それがハイレベルになれば、ゲート・トリガの後、1つのクロックパルスまでハイレベルのままの状態になります。

ゲート機能：


ポジティブエッジは、カウンタを再ロードします。ゲートは、出力を有効にしません。

カウント値ロードタイミング：

設定とカウント値が書き込まれたあと、ゲート・トリガによりネガティブ・クロック・パルス上で出力はローレベルになります。これは、Nクロックの間続きます。

カウンティング間のカウント値の書込み：

ゲートパルスがそれをトリガーするまで、出力に影響を及ぼしません。



図C-2カウンタ・タイマ・モード1

モード2 レート生成とリアルタイム・クロック：

出力操作：

設定後、出力はローレベルです。カウンタが1になるまで、出力はハイレベルです。1クロックの間、出力は、ローレベルになり、それから再びハイレベルになります。カウント値は、再び再ロードされます。

ゲート機能：


ハイレベルは、カウントを使用可能にして、ローレベルは、カウントを使用不可にします。出力がローレベルのとき、ゲートが設定されたローレベルであれば、出力は直ちに設定されたハイレベルになります。ハイレベル・ゲート・パルスにより次のエッジで、カウント値は、再び再ロードされます。これは、同期のために使用することができます。

カウント値ロード・タイミング：

設定とカウント値が書き込まれたあと、ネガティブ・クロック・パルス上で出力はハイレベルになります。これは、Nクロックとクロックの間続き、そしてローレベルになります。

カウンティング間のカウント値の書込み：

カウント値は、現在の操作に影響を及ぼしません。新しい値が書込まれないときは、古い値がロードされます。一方、新しい値は、次のトリガまたはサイクル上で使用されます。



図C-3カウンタ・タイマ・モード2

モード3 方形波発生器：

出力操作：

設定後、出力はローレベルです。カウンタが、そのカウント値の半分になるまで出力は、ハイレベルです。カウント値が残っている間、出力は、ローレベルの状態です。プロセスは、再び繰り返します。

ゲート機能：

ハイレベルは、カウントを使用可能にして、ローレベルは、カウントを使用不可にします。出力が、ローレベルのとき、ゲートが設定されたローレベルであれば、出力は、直ちに設定されたハイレベルになります。ハイレベル・ゲートパルスにより次のエッジで、カウント値は、再び再ロードされます。これは、同期のために使用することができます。

カウント値ロード・タイミング：

設定とカウント値が書き込まれた後、出力はネガティブ・クロックパルス上でハイレベルになります。

カウンティング間のカウント値の書込み：


カウント値は、現在の操作に影響を及ぼしません。新しい値が書込まれないときは、古い値がロードされます。一方、新しい値は、次のトリガまたはサイクル上で使用されます。

偶数カウント：

出力は、最初、ハイレベルです。カウント値は、ロードされ連続クロックパルスによって2までに減らされます。カウンタが2に達するとき、出力はローレベルに設定されます。カウント値は、それから再ロードされ1クロックにつき2で減らされます。それが2に達するとき、カウント値は再ロードされ、出力は再びハイレベルに設定されます。プロセスは、それから繰り返します。

奇数カウント：

出力は、最初ハイレベルです。初期値マイナス1が、ロードされます。値は、それから2つの連続クロックパルスによって減らされます。カウンタが0になるとき、出力はローレベルになります。初期値マイナス1は、それから再びロードされます。値は、それから連続クロックパルスによって2までに減らされます。カウンタが2であるとき、出力は再びハイレベルになります。初期値マイナス1は、再びロードされます。操作は、再び同じことを繰り返します。



図C-4カウンタ・タイマ・モード3

モード4 ソフトウェア・トリガ・ストロープ：

出力操作：

出力は、設定後、ハイレベルです。カウンタが0になるとき、出力は1つのクロック期間に対してローレベルになります、そして、もう一度ハイレベルになります。カウンタ値が書き込まれたあと、カウンタ・シーケンスが始まります。

ゲート機能：


ハイレベルは、カウンタを使用可能にして、ローレベルは、カウンタを使用不可にします。ゲート信号は、出力に影響を及ぼしません。

カウンタ値ロードタイミング：

設定と初期カウンタ値が書き込まれた後、出力は、 $N = \text{カウンタ} \cdot \text{クロック}$ の間ハイレベルです。初期カウンタ値は、減少しません。

カウンティング間のカウンタ値の書込み：

次のクロックパルス上で、新しいカウンタ値が、ロードされ、そして、新しい操作が始まります。これは、操作は、ソフトウェアによって再トリガされることを意味します。



図C-5カウンタ・タイマ・モード4

モード5 ハードウェア・トリガ・ストロープ：

出力操作：

出力は、設定後ハイレベルです。カウンタが0になるとき、出力は1つのクロック期間に対してローレベルになり、それから、もう一度ハイレベルになります。カウンタ・シーケンスは、ゲートパルス上の立上りエッジによってトリガされます。

ゲート機能：


カウンタ値は、ゲート・トリガによりネガティブ・クロックパルス上でロードされます。ゲートパルスは、出力に影響を及ぼしません。

カウンタ値ロードタイミング：


設定とカウンタ値が書き込まれたあと、出力はトリガによりネガティブ・クロックパルス上で、ハイレベルになります。これは、 N クロック間続いて、そして、それから1つのクロックパルスに対してローレベルになります。

カウンティング間のカウンタ値の書込み：

新しいカウンタ値は、現在の操作に影響を及ぼしません。トリガのみ、新しい値をロードすることができます。



図C-6カウンタ・タイマ・モード5



D. オーダー情報

モデル	概要
PCI 836A	24 チャンネル デジタル I/O カード
PCI 836C	40 チャンネル デジタル I/O カード
PCI 848A	48 cチャンネル デジタル I/O カード
PCI 848C	48 チャンネル デジタル I/O カード & 3 カウンタ
PCI 896A	96 チャンネル デジタル I/O カード
PCI 896C	96 チャンネル デジタル I/O カード & 3 カウンタ
PCI 8192A	192 チャンネル デジタル I/O カード
PCI 8192C	192 チャンネル デジタル I/O カード & 3 カウンタ

テーブル D-1 オーダー情報